MC9S12XEP100MAL

El MC9S12XEP100MAL es un microcontrolador de 16 bits basado en una CPU optimizada HCS12X con arquitectura CISC que opera a una frecuencia máxima de 50MHz. El dispositivo incorpora flash interna de 1000kB, RAM interna de 64kB, EEPROM de 4kB, convertidor A/D de 16 canales y 12 bits y 91 pines de entrada/salida de uso general. El dispositivo también ofrece periféricos como un módulo de bus de circuito inter-integrado (IIC), tres módulos compatibles con software CAN 2.0 A/B de red de área de controlador multi-escalable (MSCAN), ocho módulos de interfaz de comunicación serie (SCI) y tres módulos de interfaz de periféricos serie (SPI). La familia MC9S12XE integra una versión mejorada del co-procesador XGATE de rendimiento superior, programable en lenguaje C, y opera a una frecuencia de bus dos veces superior a la del S12X con un conjunto de instrucciones optimizado para movimiento de datos, instrucciones de lógica y manipulación de bits, que puede servir a cualquier módulo periférico en el dispositivo.

• Compatible con juego de instrucciones MC9S12
• Direccionamiento indexado mejorado
• Acceso a granes segmentos de datos independientemente de PPAGE
• Módulo de interrupción (INT)
• Control de mapeo de módulo (MMC)
• Módulo de depuración
• Modo de depuración de fondo (BDM)
• Unidad de protección de memoria (MPU)
• Oscilador pierce de control de lazo de baja potencia que emplea un cristal de 4MHz a 16MHz
• Generación de reloj de lazo enganchado en fase (IPLL) modulado por frecuencia con filtrado interno
• Generación de reloj y reinicio (CRG)
• Temporizador de vigilancia COP
• Interrupción en tiempo real
• Monitor de reloj
• Activación rápida de modo STOP a modo de reloj
• Temporizador de captura mejorado (ECT) - 8 canales de 16 bits para captura de entrada o comparación de salida
• Módulo temporizador estándar (TIM) - 8 canales de 16 bits para captura de entrada o comparación de salida
• Temporizador de interrupción periódica (PIT)
• 8 canales PWM (modulación por ancho de pulso)
• Regulador de tensión en chip - dos reguladores de tensión lineal paralela con referencia de banda prohibida
• Detección de baja tensión (LVD) con interrupción de baja tensión (LVI)
• Circuito de reinicio a la conexión (POR)
• Reinicio por baja tensión (LVR)
• Temporizador de activación de baja potencia (API)
• Histéresis y dispositivo de tracción configurable en todos los pines de entrada