74HC1G00GW,125

El 74HC138D es un dispositivo CMOS Si-Gate de alta velocidad que presenta compatibilidad de pines con los TTL Schottky de baja potencia (LSTTL). El decodificador 74HC138D acepta tres entradas de dirección ponderada binaria (A0, A1 y A3) y cuando está habilitado, proporciona 8 salidas activas en bajo mutuamente exclusivas (Y0 a Y7). El dispositivo cuenta con tres entradas de habilitación: dos activas en bajo (E1 y E2) y una activa en alto (E3). Todas las salidas están en estado alto a menos que E1 y E2 estén en estado bajo y E3 en estado alto. Esta función de habilitación múltiple permite una expansión sencilla en paralelo a un decodificador 1 de 32 (5 líneas a 32 líneas) con solo cuatro circuitos 74HC138D y un inversor. Este dispositivo se puede utilizar como un demultiplexor de ocho salidas usando una de las entradas de habilitación activas en bajo como la entrada de datos y el resto de entradas de habilitación como señales de validación. Correspondencia permanente de las entradas de habilitación no usadas según el estado activo en alto o bajo adecuado.

• Capacidad de demultiplexación
• Habilitación de entrada múltiple para expansión sencilla
• Cumple con el estándar JEDEC número 7A
• Ideal para decodificación de selección de pin de memoria
• Salidas mutuamente exclusivas activas en bajo
• HBM EIA/JESD22-A114-F excede 2000V
• MM EIA/JESD22-A115-A excede 200V