Imprimir página
MT53E512M32D1ZW-046 AAT:B
DRAM, LPDDR4, 16 Gbit, 512M x 32bit, 2.133GHz, TFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
Referencia del fabricanteMT53E512M32D1ZW-046 AAT:B
Código Farnell3954466
Hoja de datos técnicos
1367 Productos en Stock
¿Necesita más?
Envío EXPRÉS con entrega en 1-2 días laborables
Realice su pedido antes de las 17:00 horas
Envío GRATUITO disponible
para pedidos superiores a 75,000 €
El plazo de entrega se calcula al procesar el pago.
| Cantidad | Precio (sin IVA) |
|---|---|
| 1+ | 17,170 € |
| 10+ | 15,910 € |
| 25+ | 15,410 € |
| 50+ | 13,830 € |
| 100+ | 13,240 € |
Precio para:Cada
Mínimo: 1
Múltiplo: 1
17,17 € (Excl. IVA)
Añadir referencia del producto / nota de línea
Se han añadido a la confirmación de pedido, la factura y el albarán solo para este pedido.
Este número se añadirá a la confirmación del pedido, la factura, el albarán, el e-mail de confirmación del pedido y la etiqueta del producto.
Información del producto
FabricanteMICRON
Referencia del fabricanteMT53E512M32D1ZW-046 AAT:B
Código Farnell3954466
Hoja de datos técnicos
Tipo de DRAMLPDDR4
Densidad de Memoria16Gbit
Configuración de Memoria512M x 32bit
Frecuencia de Reloj Máx.2.133GHz
Encapsulado del CITFBGA
Número de Pines200Pins
Tensión de Alimentación Nominal1.1V
Montaje de CirucitoMontaje en superficie
Temperatura de Trabajo Mín.-40°C
Temperatura de Funcionamiento Máx.105°C
Gama de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
MT53E512M32D1 is a 16Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) high-speed, CMOS dynamic random-access memory device. This device is internally configured with 2 channels or 1 channel ×16 I/O, each channel having 8-banks.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable VSS (ODT) termination
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- Selectable output drive strength (DS), clock-stop capability, single-ended CK and DQS support
- 1.10V VDD2 / 0.60V VDDQ or 1.10V VDDQ operating voltage
- 512 Meg x 32 configuration, LPDDR4, 1 die addressing
- 200-ball TFBGA (Ø0.40 SMD) package, 468ps cycle time
- Operating temperature rating range from -40°C to +105°C
Especificaciones técnicas
Tipo de DRAM
LPDDR4
Configuración de Memoria
512M x 32bit
Encapsulado del CI
TFBGA
Tensión de Alimentación Nominal
1.1V
Temperatura de Trabajo Mín.
-40°C
Gama de Producto
-
Densidad de Memoria
16Gbit
Frecuencia de Reloj Máx.
2.133GHz
Número de Pines
200Pins
Montaje de Cirucito
Montaje en superficie
Temperatura de Funcionamiento Máx.
105°C
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Documentos técnicos (1)
Legislación y medioambiente
País de origen:
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
N.º de tarifa85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme a RoHS:Sí
RoHS
Conforme a la directiva RoHS sobre de ftalatos:Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de conformidad del producto
Certificado de conformidad del producto
Peso (kg):.000001