MT41K512M16VRP-107 IT:P

La MT41K512M16VRP-107 IT:P es una SDRAM DDR3L TwinDie 1,35 V para automoción. Es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad configurado internamente como dos dispositivos DDR3L SDRAM de 8 bancos. El DDR3L SDRAM usa una arquitectura de doble velocidad de datos para conseguir un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de captación previa 8n con una interfaz diseñada para transferir palabras de dos datos por cada ciclo de trabajo del reloj en las bolas E/S. Un único acceso de lectura o escritura consiste en una única transferencia de datos de 8 n bits de ancho y un ciclo de reloj en el núcleo interno de la DRAM y ocho transferencias de datos correspondientes de n bits de ancho y medio ciclo de reloj en las bolas de E/S. La DDR3 SDRAM funciona desde un reloj diferencial (CK y CK#). El cruce de CK en HIGH a CK# en LOW se define como el flanco positivo de CK. Las señales de control, función y dirección se registran en cada flanco positivo de CK.

• Compatible con versiones previas de VDD = VDDQ = 1,5 V ± 0,075 V
• Estroboscopio diferencial bidireccional de datos, arquitectura de captación previa de 8n bits
• Terminación en dado (ODT) nominal y dinámica para datos, estroboscopio y señales de máscara
• Latencia CAS (CL) de lectura programable, latencia aditiva CAS (AL) programable
• Longitud de ráfaga (BL) fija de 8 y truncamiento de ráfaga (BC) de 4 (mediante ajuste de registro de modo [MRS])
• Temperatura de refrescamiento automático (SRT), refrescamiento automático (ASR), nivelación de escritura
• AEC-Q100, conformidad PPAP, tiempo de respuesta 8D
• Encapsulado FBGA de 96 bolas
• Rango de temperatura industrial de -40°C≤ a ≤+95°C
• Tiempo de ciclo 1,07ns en CL = 13 (DDR3-1866), configuración 512 meg x 16

Advertencias

La demanda de este producto en el mercado ha causado una extensión de los plazos de entrega. Las fechas de entrega pueden fluctuar. Producto exento de descuentos.