Imprimir página
S71KL256SC0BHB000
Paquete Multichip, DDR, 8BIT, 64 Mbit DRAM, 100 MHz, 3V, -40°C a 105°C, FBGA-24
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteINFINEON
Referencia del fabricanteS71KL256SC0BHB000
Código Farnell4332205
Hoja de datos técnicos
1352 Productos en Stock
¿Necesita más?
Envío EXPRÉS con entrega en 1-2 días laborables
Realice su pedido antes de las 17:00 horas
Envío GRATUITO disponible
para pedidos superiores a 75,000 €
El plazo de entrega se calcula al procesar el pago.
| Cantidad | Precio (sin IVA) |
|---|---|
| 1+ | 17,070 € |
| 10+ | 15,800 € |
| 25+ | 14,900 € |
| 50+ | 14,600 € |
| 100+ | 14,300 € |
Precio para:Cada
Mínimo: 1
Múltiplo: 1
17,07 € (Excl. IVA)
Añadir referencia del producto / nota de línea
Se han añadido a la confirmación de pedido, la factura y el albarán solo para este pedido.
Este número se añadirá a la confirmación del pedido, la factura, el albarán, el e-mail de confirmación del pedido y la etiqueta del producto.
Información del producto
FabricanteINFINEON
Referencia del fabricanteS71KL256SC0BHB000
Código Farnell4332205
Hoja de datos técnicos
Tipo de DRAMDDR
Densidad de DRAM64Mbit
Ancho de Bus de Datos8 bits
Tipo de MCP-
Densidad NAND/NOR256Mbit
Encapsulado del CIFBGA
Número de Pines24Pins
Ancho de Bus Secundario-
Tensión de Alimentación Nominal3V
Frecuencia de Reloj Máx.100MHz
Montaje de CirucitoMontaje en superficie
Temperatura de Trabajo Mín.-40°C
Temperatura de Funcionamiento Máx.105°C
Gama de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (21-Jan-2025)
Resumen del producto
S71KL256SC0BHB000 is a 3.0V-only Cypress HyperBus MCP. A HyperBus MCP reduces board space and Printed Circuit Board (PCB) signal routing congestion while also maintaining or improving signal integrity over separately packaged memory configurations.
- 256Mb HyperFlash density, 65nm MirrorBit process technology
- 64Mb HyperRAM density
- HyperBus Interface, 1.8V I/O, 12 bus signals, differential clock (CK/CK#)
- 3.0V I/O, 11 bus signals, single ended clock (CK), chip select (CS#), 8-bit data bus (DQ[7:0])
- Bidirectional data strobe/mask, output at the start of all transactions to indicate refresh latency
- Reset, INT# output to generate external interrupt, busy to ready transition
- RSTO# Output to generate system level Power-On Reset (POR), user configurable RSTO# Low period
- 24-ball FBGA package
- Temperature range from -40°C to +105°C (automotive, AEC-Q100 Grade 2)
Especificaciones técnicas
Tipo de DRAM
DDR
Ancho de Bus de Datos
8 bits
Densidad NAND/NOR
256Mbit
Número de Pines
24Pins
Tensión de Alimentación Nominal
3V
Montaje de Cirucito
Montaje en superficie
Temperatura de Funcionamiento Máx.
105°C
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (21-Jan-2025)
Densidad de DRAM
64Mbit
Tipo de MCP
-
Encapsulado del CI
FBGA
Ancho de Bus Secundario
-
Frecuencia de Reloj Máx.
100MHz
Temperatura de Trabajo Mín.
-40°C
Gama de Producto
-
Documentos técnicos (2)
Legislación y medioambiente
País de origen:
País donde se realizó la mayor parte del proceso de producciónPaís de origen:United States
País donde se realizó la mayor parte del proceso de producción
País donde se realizó la mayor parte del proceso de producciónPaís de origen:United States
País donde se realizó la mayor parte del proceso de producción
N.º de tarifa85423290
US ECCN:3A991.b.1.a
EU ECCN:NLR
Conforme a RoHS:Sí
RoHS
Conforme a la directiva RoHS sobre de ftalatos:Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (21-Jan-2025)
Descargue el certificado de conformidad del producto
Certificado de conformidad del producto
Peso (kg):.000001
Trazabilidad del producto