¿Necesita más?
Cantidad | Precio (sin IVA) |
---|---|
1+ | 61,460 € |
10+ | 54,310 € |
25+ | 53,220 € |
100+ | 52,140 € |
Información del producto
Resumen del producto
AD9628 es un ADC monolítico de doble canal, 12 bits y 105MSPS. El ADC contiene varias funciones diseñadas para maximizar la flexibilidad y minimizar el coste del sistema, como la alineación programable de reloj y datos y la generación de patrones de prueba digitales programables. Los patrones de prueba digitales disponibles incluyen patrones deterministas y pseudoaleatorios incorporados, junto con patrones de prueba personalizados definidos por el usuario introducidos a través de la SPI. Una entrada de reloj diferencial controla todos los ciclos de conversión internos. Un estabilizador del ciclo de trabajo (DCS) opcional compensa las grandes variaciones en el ciclo de trabajo del reloj manteniendo un excelente rendimiento general del ADC. Las aplicaciones típicas incluyen comunicaciones, sistemas de radio de diversidad, receptores digitales multimodo (3G) (GSM, EDGE, W-CDMA, LTE, CDMA2000, WiMAX, TD-SCDMA), sistemas de demodulación I/Q, sistemas de antenas inteligentes, aplicaciones de datos de banda ancha, instrumentos alimentados por baterías, medidores portátiles de alcance, imágenes médicas portátiles, ultrasonidos y radar/LIDAR.
- Funcionamiento con alimentación analógica de 1,8 V y salidas CMOS o LVDS de 1,8 V
- SNR = 71,3 dBFS a 70 MHz y SFDR = 90 dBc a 70 MHz
- Potencia en espera típica de 108 mW
- Entrada analógica diferencial con ancho de banda de 650 MHz y frecuencias de muestreo de IF de hasta 200 MHz
- Referencia de tensión y circuito de muestreo y retención en chip y entrada analógica diferencial de 2 V p-p
- Formato de datos binario offset, código Gray o complemento a dos y estabilizador opcional del ciclo de trabajo del reloj
- Opción de divisor de reloj de entrada 1 a 8 entero y multiplexor de salida de datos
- Generación de patrones de prueba digitales y modos de apagado de bajo consumo integrados y seleccionables
- Salida de reloj de datos con alineación programable de reloj y datos
- Encapsulado LFCSP-VQ-EP de 64 terminales, rango de temperatura de funcionamiento de -40°C a 85°C
Notas
Los productos de ADI están solo autorizados (y vendidos) para usarse por el cliente y no se pueden revender o traspasar de cualquier otra manera a una tercera parte
Especificaciones técnicas
12bit
Diferencial
Simple
1.9V
64Pins
85°C
-
No SVHC (21-Jan-2025)
105MSPS
Serie, SPI
1.7V
LFCSP-VQ-EP
-40°C
Dual 12-Bit Pipelined ADCs
MSL 3 - 168 horas
Documentos técnicos (3)
Legislación y medioambiente
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Philippines
País donde se realizó la mayor parte del proceso de producción
RoHS
RoHS
Certificado de conformidad del producto