Imprimir página
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
Referencia del fabricanteMT53E2G32D4DE-046 AIT:C
Código Farnell3935601
Hoja de datos técnicos
477 Productos en Stock
¿Necesita más?
Envío EXPRÉS con entrega en 1-2 días laborables
Realice su pedido antes de las 17:00 horas
Envío GRATUITO disponible
para pedidos superiores a 75,000 €
El plazo de entrega se calcula al procesar el pago.
Cantidad | Precio (sin IVA) |
---|---|
1+ | 68,400 € |
5+ | 65,760 € |
10+ | 63,110 € |
25+ | 57,990 € |
Precio para:Cada
Mínimo: 1
Múltiplo: 1
68,40 € (Excl. IVA)
Añadir referencia del producto / nota de línea
Se han añadido a la confirmación de pedido, la factura y el albarán solo para este pedido.
Este número se añadirá a la confirmación del pedido, la factura, el albarán, el e-mail de confirmación del pedido y la etiqueta del producto.
Información del producto
FabricanteMICRON
Referencia del fabricanteMT53E2G32D4DE-046 AIT:C
Código Farnell3935601
Hoja de datos técnicos
Tipo de DRAMMobile LPDDR4
Densidad de Memoria64Gbit
Configuración de Memoria2G x 32bit
Frecuencia de Reloj Máx.2.133GHz
Encapsulado del CITFBGA
Número de Pines200Pins
Tensión de Alimentación Nominal1.1V
Montaje de CirucitoMontaje en superficie
Temperatura de Trabajo Mín.-40°C
Temperatura de Funcionamiento Máx.95°C
Gama de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
MT53E2G32D4DE-046 AIT:C is a automotive LPDDR4/LPDDR4X SDRAM. The 16Gb low-power DDR4 SDRAM (LPDDR4) or low VDDQ (LPDDR4X) is a high-speed, CMOS dynamic random-access memory device. This 8-bank device is internally configured with ×16 I/O. Each of the ×16 2,147,483,648-bit banks is organized as 131,072 rows by 1024 columns by 16 bits.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable and on-the-fly burst lengths (BL=16,32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- Up to 8.5GB/s per die, on-chip temperature sensor to control self refresh rate
- Partial-array self refresh (PASR), selectable output drive strength (DS), clock-stop capability
- Programmable VSS (ODT) termination, single-ended CK and DQS support
- AEC-Q100 qualified, 8GB (64Gb) total density, 4266Mb/s data rate per pin
- 200-ball TFBGA package
- Operating temperature rating range from -40°C to +95°C
Especificaciones técnicas
Tipo de DRAM
Mobile LPDDR4
Configuración de Memoria
2G x 32bit
Encapsulado del CI
TFBGA
Tensión de Alimentación Nominal
1.1V
Temperatura de Trabajo Mín.
-40°C
Gama de Producto
-
Densidad de Memoria
64Gbit
Frecuencia de Reloj Máx.
2.133GHz
Número de Pines
200Pins
Montaje de Cirucito
Montaje en superficie
Temperatura de Funcionamiento Máx.
95°C
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Documentos técnicos (1)
Legislación y medioambiente
País de origen:
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
N.º de tarifa85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme a RoHS:Sí
RoHS
Conforme a la directiva RoHS sobre de ftalatos:Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de conformidad del producto
Certificado de conformidad del producto
Peso (kg):.02268