Imprimir página
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
Referencia del fabricanteMT41K128M8DA-107:J
Código Farnell4050840
Hoja de datos técnicos
532 Productos en Stock
¿Necesita más?
Envío EXPRÉS con entrega en 1-2 días laborables
Realice su pedido antes de las 17:00 horas
Envío GRATUITO disponible
para pedidos superiores a 75,00 €
El plazo de entrega se calcula al procesar el pago.
Cantidad | Precio (sin IVA) |
---|---|
1+ | 3,730 € |
10+ | 3,370 € |
25+ | 3,210 € |
50+ | 3,100 € |
100+ | 2,990 € |
250+ | 2,970 € |
500+ | 2,950 € |
1000+ | 2,930 € |
Precio para:Cada
Mínimo: 1
Múltiplo: 1
3,73 € (Excl. IVA)
Añadir referencia del producto / nota de línea
Se han añadido a la confirmación de pedido, la factura y el albarán solo para este pedido.
Este número se añadirá a la confirmación del pedido, la factura, el albarán, el e-mail de confirmación del pedido y la etiqueta del producto.
Información del producto
FabricanteMICRON
Referencia del fabricanteMT41K128M8DA-107:J
Código Farnell4050840
Hoja de datos técnicos
Tipo de DRAMDDR3L
Densidad de Memoria1Gbit
Configuración de Memoria128M x 8bit
Frecuencia de Reloj Máx.933MHz
Encapsulado del CITFBGA
Número de pines78Pins
Tensión de Alimentación Nominal1.35V
Montaje de CirucitoMontaje en superficie
Temperatura de Trabajo Mín.0°C
Temperatura de Funcionamiento Máx.95°C
Gama de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
MT41K128M8DA-107:J is a DDR3L SDRAM. It uses a double data rate architecture to achieve high-speed operation. The double data rate architecture is an 8n-prefetch architecture with an interface designed to transfer two data words per clock cycle at the I/O pins. A single read or write operation for the DDR3 SDRAM consists of a single 8n-bit-wide, four-clock cycle data transfer at the internal DRAM core and eight corresponding n-bit-wide, one-half-clock-cycle data transfers at the I/O pins.
- 128Meg x 8 configuration, data rate is 1866MT/s
- Packaging style is 78-ball 8mm x 10.5mm FBGA
- Timing (cycle time) is 1.07ns at CL = 13 (DDR3-1866)
- Operating temperature range is 0°C to +95°C, multipurpose register
- Supply voltage range is 1.283V to 1.45V, output driver calibration
- Differential bidirectional data strobe, 8n-bit prefetch architecture
- Differential clock inputs (CK, CK#), 8 internal banks
- Programmable CAS (READ) latency (CL), programmable CAS additive latency (AL)
- Selectable BC4 or BL8 on-the-fly (OTF), self refresh mode
- Self refresh temperature (SRT), automatic self refresh (ASR)
Especificaciones técnicas
Tipo de DRAM
DDR3L
Configuración de Memoria
128M x 8bit
Encapsulado del CI
TFBGA
Tensión de Alimentación Nominal
1.35V
Temperatura de Trabajo Mín.
0°C
Gama de Producto
-
Densidad de Memoria
1Gbit
Frecuencia de Reloj Máx.
933MHz
Número de pines
78Pins
Montaje de Cirucito
Montaje en superficie
Temperatura de Funcionamiento Máx.
95°C
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Documentos técnicos (1)
Legislación y medioambiente
País de origen:
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
País donde se realizó la mayor parte del proceso de producciónPaís de origen:Taiwan
País donde se realizó la mayor parte del proceso de producción
N.º de tarifa85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme a RoHS:Sí
RoHS
Conforme a la directiva RoHS sobre de ftalatos:Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de conformidad del producto
Certificado de conformidad del producto
Peso (kg):.000001
Trazabilidad del producto